Gambar dibawah ini adalah blok diagram sebuah MULTIPLEXER 4 to 1 dengan masukan adalah I0, I1, I2 dan I3, keluaran adalah Zout dan Control adalah S0 dan S1. Berikan stimulus !

Gambar dibawah ini adalah blok diagram sebuah MULTIPLEXER 4 to 1 dengan masukan adalah 

I0, I1, I2 dan I3, keluaran adalah Zout dan Control adalah S0 dan S1.

Berikan stimulus !

LIBRARY ieee;

USE ieee.std_logic_1164.ALL;

USE ieee.numeric_std.ALL;

LIBRARY UNISIM;

USE UNISIM.Vcomponents.ALL;

ENTITY Multiplexer_4_to_1_Multiplexer_4_to_1_sch_tb IS

END Multiplexer_4_to_1_Multiplexer_4_to_1_sch_tb;

ARCHITECTURE behavioral OF

Multiplexer_4_to_1_Multiplexer_4_to_1_sch_tb IS

COMPONENT Multiplexer_4_to_1

PORT( S0 : IN STD_LOGIC;

S1 : IN STD_LOGIC;

I0 : IN STD_LOGIC;

I1 : IN STD_LOGIC;

I2 : IN STD_LOGIC;

I3 : IN STD_LOGIC;

Zout : OUT STD_LOGIC);

END COMPONENT;

SIGNAL S0 : STD_LOGIC:= '0';

SIGNAL S1 : STD_LOGIC:= '0';

SIGNAL I0 : STD_LOGIC:= '0';

SIGNAL I1 : STD_LOGIC:= '0';

SIGNAL I2 : STD_LOGIC:= '0';

SIGNAL I3 : STD_LOGIC:= '0';

SIGNAL Zout : STD_LOGIC;

BEGIN

UUT: Multiplexer_4_to_1 PORT MAP(

S0 => S0,

S1 => S1,

I0 => I0,

I1 => I1,

I2 => I2,

I3 => I3,

Zout => Zout

);

-- stimulus

S0 <= not S0 after 25 ns;

S1 <= not S1 after 50 ns;

I0 <= not I0 after 25 ns;

I1 <= not I1 after 50 ns;

I2 <= not I2 after 100 ns;

I3 <= not I3 after 200 ns;

-- stimulus End

END;